靜電測(cè)試儀器專門用于靜電的處理,需要遠(yuǎn)離水,油,溶劑和其他具有傳導(dǎo)性的污染物。對(duì)暴露在如此的污染物中將會(huì)引起產(chǎn)品的電氣絕緣故障。特別小心確定環(huán)境沒有露珠形成。靜電測(cè)試儀應(yīng)該在一個(gè)濕度小于60%的環(huán)境下保存和使用。不要插入任何的物體于用于固定感應(yīng)器的口子里面,不要有任何異物進(jìn)入感應(yīng)器的開口。靜電測(cè)試儀不能在有腐蝕性的酸/堿煙或腐蝕性的氣體如氯之類的環(huán)境中使用操作。正常的操作條件在它的銘牌上有列出。當(dāng)不使用的時(shí)候,請(qǐng)關(guān)閉儀器。為了儀器精確的測(cè)量請(qǐng)將他正確的接地。如果跌落,此儀器很容易損壞。如果發(fā)生此類事情,它應(yīng)該交由的技術(shù)人員做仔細(xì)的檢查和必要的修理。此儀器為電子設(shè)備,其包含的傳感器可能對(duì)機(jī)械的震動(dòng)和沖擊非常敏感。當(dāng)然它也包含有一個(gè)微型處理芯片和電子電路,所以它不能在有許多電子噪音的環(huán)境中使用。
靜電放電的測(cè)試組合
靜電放電電流在IC中流動(dòng)是有規(guī)律可循的,所以針對(duì)每個(gè)PIN做交叉放電分析是我們使用的最基本的測(cè)試方法。但是并非胡亂交叉測(cè)試就能得到結(jié)論,必須有一套正確而快速的測(cè)試方法作為測(cè)試的準(zhǔn)則。下面以GJB548A-96方法3015中的要求,詳細(xì)介紹各種靜電放電的測(cè)試組合。
3.1 I/O腳對(duì)電源腳的靜電放電測(cè)試
靜電的積累可能是正的或負(fù)的電荷,因此靜電放電測(cè)試對(duì)同一IC腳而言要求具有正負(fù)兩種極性。對(duì)每一支I/O管腳而言,其對(duì)電源腳的HBM靜電放電測(cè)試有下列四種ESD測(cè)試組合,其等效電路示意圖如圖3-圖6所示。
(1)圖3為PS-模式(Pin-to-Vss正極性):Vss腳接地,正的ESD電壓出現(xiàn)在該I/O腳對(duì)Vss腳放電,此時(shí)VDD與其他腳懸空。
?。?)圖4為NS-模式(Pin-to-Vss負(fù)極性):Vss腳接地,負(fù)的ESD電壓出現(xiàn)在該I/O腳對(duì)Vss腳放電,此時(shí)VDD與其他腳懸空。
(3)圖5為PD-模式(Pin-to-VDD正極性):VDD腳接地,正的ESD電壓出現(xiàn)在該I/0腳對(duì)VDD腳放電,此時(shí)Vss與其他腳懸空。
?。?)圖6為ND-模式(Pin-to-VDD負(fù)極性):VDD腳接地,負(fù)的ESD電壓出現(xiàn)在該I/O腳對(duì)VDD腳放電,此時(shí)Vss與其他腳懸空。
3.2 Pin-to-Pin的靜電放電測(cè)試
靜電放電可能出現(xiàn)在IC的任何兩只管腳之間,若該兩只管腳之間無直接的相關(guān)電路,共同使用的是VDD與Vss電源線相連接,就有可能出現(xiàn)當(dāng)ESD放電發(fā)生在不相干的兩只IC腳之間時(shí),靜電放電電流會(huì)先經(jīng)過某部分電路流向VDD或Vss電源線上,再由VDD或Vss電源線連接流向另一只IC腳,再由那只IC腳流出IC。但是如果每一個(gè)IC的兩只管腳之間都要做測(cè)試,那么一個(gè)40HN的IC便要有1560種排列組合的ESD測(cè)試,這樣太浪費(fèi)時(shí)間。因此測(cè)試標(biāo)準(zhǔn)便規(guī)定了改良式的測(cè)試方法。如圖7-圖8所示,即所謂的Pin-to-Pin測(cè)試。在該種方法的測(cè)試組合中,也按靜電放電的正負(fù)兩種極性分成兩種測(cè)試模式:
?。?)圖7為正極性模式:正的ESD電壓出現(xiàn)在某一I/O腳,此時(shí)所有其他I/O腳全部接地,但所有的VDo腳與Vss腳都懸空。
?。?)圖8為負(fù)極性模式:負(fù)的ESD電壓出現(xiàn)在某一I/O腳,此時(shí)所有其他I/O腳全部接地,但所有的VDD腳與Vss腳都懸空。
3. 3 VDD-to-VSS靜電放電測(cè)試
靜電放電也可能發(fā)生在VDD腳與VSS腳之間,因此對(duì)VDD腳與Vss腳有下列測(cè)試組合,其等效電路示意圖如圖9-圖12所示
(1)圖9為VDD-正極性模式:正的ESD電壓出現(xiàn)在VDD腳,此時(shí)Vss接地,但所有的I/O腳都懸空。
?。?)圖10為VDD-負(fù)極性模式:負(fù)的ESD電壓出現(xiàn)在VDD腳,此時(shí)Vss接地,但所有的I/O腳都懸空。
?。?)圖11為Vss-正極性模式:正的ESD電壓出現(xiàn)在Vss腳,此時(shí)VDD接地,但所有的I/O腳都懸空。
?。?)圖12為Vss-負(fù)極性模式:負(fù)的ESD電壓出現(xiàn)在Vss腳,此時(shí)VDD接地,但所有的I/O腳都懸空。
這里需要做一些說明:在一個(gè)IC中,各個(gè)管腳的功能有所不同??赡苡袃蓚€(gè)或兩個(gè)以上標(biāo)注為相同名稱的電源腳(例如:Vcc、VDD、Vss、analog、GND、digital、GND等等),按照標(biāo)準(zhǔn)的規(guī)定,只要這些電源腳在內(nèi)部是通過金屬連接或歐姆連接,兩個(gè)電源腳之間的引線電阻小于2Ω,就可以把這一組電源腳或接地腳連在一起,看成是一個(gè)VDD Grouppin或VssGrouppin,其他IC腳分別對(duì)其進(jìn)行靜電測(cè)試。否則就應(yīng)該把這些VDD或Vss看成是各自獨(dú)立的,其他腳分別按照以上的測(cè)試組合對(duì)其進(jìn)行測(cè)試。除了電源腳以外的其他各種類型的管腳,比如數(shù)據(jù)、地址、讀寫控制、時(shí)鐘、基準(zhǔn)和補(bǔ)償?shù)裙苣_,在靜電測(cè)試時(shí)不用考慮其管腳的功能,只把他們看成是Inputpin或Outputpino。