JGXD-Mcore多核單片機(jī)模塊化實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)
一、系統(tǒng)簡(jiǎn)介
JGXD-Mcore多核單片機(jī)模塊化實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)(簡(jiǎn)稱系統(tǒng)),CPU配置靈活,接口擴(kuò)展無(wú)極限。支持MCS-51、C8051F020、MCS-96、AVR、PIC等單片機(jī)和CPLD/FPGA實(shí)驗(yàn)和開(kāi)發(fā),一改傳統(tǒng)實(shí)驗(yàn)箱實(shí)驗(yàn)電路在板模式,系統(tǒng)分成兩部分:系統(tǒng)控制部分(右側(cè))和實(shí)訓(xùn)擴(kuò)展區(qū)(左側(cè)),實(shí)訓(xùn)擴(kuò)展區(qū)的實(shí)驗(yàn)?zāi)K可以按需配置,節(jié)省資源。適合“51/96/AVR/PIC/MSP430單片機(jī)原理及接口技術(shù)”、 “CPLD/FPGA原理及其應(yīng)用技術(shù)”教學(xué)實(shí)驗(yàn)大綱要求,配有豐富的實(shí)驗(yàn)?zāi)K,提供完善的實(shí)驗(yàn)例程,是各高等院校開(kāi)展微處理器教學(xué)、課程設(shè)計(jì)、電子設(shè)計(jì)競(jìng)賽及科研開(kāi)發(fā)的理想設(shè)備。
一、系統(tǒng)簡(jiǎn)介
XD-Mcore(簡(jiǎn)稱系統(tǒng)),CPU配置靈活,接口擴(kuò)展無(wú)極限。支持MCS-51、C8051F020、MCS-96、AVR、PIC等單片機(jī)和CPLD/FPGA實(shí)驗(yàn)和開(kāi)發(fā),一改傳統(tǒng)實(shí)驗(yàn)箱實(shí)驗(yàn)電路在板模式,系統(tǒng)分成兩部分:系統(tǒng)控制部分(右側(cè))和實(shí)訓(xùn)擴(kuò)展區(qū)(左側(cè)),實(shí)訓(xùn)擴(kuò)展區(qū)的實(shí)驗(yàn)?zāi)K可以按需配置,節(jié)省資源。適合“51/96/AVR/PIC/MSP430單片機(jī)原理及接口技術(shù)”、 “CPLD/FPGA原理及其應(yīng)用技術(shù)”教學(xué)實(shí)驗(yàn)大綱要求,配有豐富的實(shí)驗(yàn)?zāi)K,提供完善的實(shí)驗(yàn)例程,是各高等院校開(kāi)展微處理器教學(xué)、課程設(shè)計(jì)、電子設(shè)計(jì)競(jìng)賽及科研開(kāi)發(fā)的理想設(shè)備。
一、系統(tǒng)簡(jiǎn)介
XD-Mcore(簡(jiǎn)稱系統(tǒng)),CPU配置靈活,接口擴(kuò)展無(wú)極限。支持MCS-51、C8051F020、MCS-96、AVR、PIC等單片機(jī)和CPLD/FPGA實(shí)驗(yàn)和開(kāi)發(fā),一改傳統(tǒng)實(shí)驗(yàn)箱實(shí)驗(yàn)電路在板模式,系統(tǒng)分成兩部分:系統(tǒng)控制部分(右側(cè))和實(shí)訓(xùn)擴(kuò)展區(qū)(左側(cè)),實(shí)訓(xùn)擴(kuò)展區(qū)的實(shí)驗(yàn)?zāi)K可以按需配置,節(jié)省資源。適合“51/96/AVR/PIC/MSP430單片機(jī)原理及接口技術(shù)”、 “CPLD/FPGA原理及其應(yīng)用技術(shù)”教學(xué)實(shí)驗(yàn)大綱要求,配有豐富的實(shí)驗(yàn)?zāi)K,提供完善的實(shí)驗(yàn)例程,是各高等院校開(kāi)展微處理器教學(xué)、課程設(shè)計(jì)、電子設(shè)計(jì)競(jìng)賽及科研開(kāi)發(fā)的理想設(shè)備。